SHANON MARKETING PLATFORM
C-2 ソニーのCIS設計の生産性・PPA向上への挑戦​ ー設計基盤整備から始めるMSoTフローの構築ー​
ソニーセミコンダクタソリューションズ株式会社
13:30-14:00 RoomC
概要

CMOS Image Sensor(CIS)設計において、生産性およびPPA向上を目的とした取り組みと、その製品適用事例を紹介します。 ​
MSoTフローを活用したMixed Signal Chip Topにおける当社独自のマニュアル配線自動化手法や、Digital Implementationにおける生産性・PPA向上の実例を示すとともに、AI活用を踏まえた課題および今後の展望について述べます。

講演者情報
ソニーセミコンダクタソリューションズ株式会社
モバイルシステム事業部 バックエンド設計部 IPF4課
朴 慧敏 氏

【職歴】
2023年入社。バックエンド設計部で物理設計に従事。主に設計フロー開発を担当しています。