概要
PCBや電子デバイスの落下試験は、日常使用における衝撃や落下に耐えられることを確認するために不可欠なものです。現在、Cadenceは電子機器の有限要素モデル作成を自動化するための高性能なツールを提供しています。また、落下試験シミュレーションに利用可能な新しい陽解法ソルバーの開発にも着手しています。本講演では、電子機器の構造解析向けに弊社が提供する統合的な最新ソリューションについて紹介いたします。
講演者情報
日本ケイデンス・デザイン・システムズ社
フィールドエンジニアリング＆サービス本部
AE Director
小淵 啓介
【職歴】
2009年にCadence(旧BETA CAE Systems Japan)に入社。Field Engineering & ServicesでApplication Engineerとしてソフトウェア導入や顧客サポートに従事。主に構造解析向けのプリ/ポストプロセッサ製品を担当しています。
フィールドエンジニアリング＆サービス本部
AE Director
小淵 啓介
【職歴】
2009年にCadence(旧BETA CAE Systems Japan)に入社。Field Engineering & ServicesでApplication Engineerとしてソフトウェア導入や顧客サポートに従事。主に構造解析向けのプリ/ポストプロセッサ製品を担当しています。